

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 04-211216

(43)Date of publication of application : 03.08.1992

(51)Int.Cl.

G02B 26/08

H01L 27/14

**BEST AVAILABLE COPY**

(21)Application number : 03-052580

(71)Applicant : TEXAS INSTR INC <TI>

(22)Date of filing : 18.03.1991

(72)Inventor : HORNBECK LARRY J

(30)Priority


Priority number : 80 183595    Priority date : 02.09.1980    Priority country : US

## (54) SPATIAL LIGHT MODULATION SEMICONDUCTOR DEVICE AND ITS PRODUCTION

(57)Abstract:

**PURPOSE:** To reduce the size of the semiconductor device by selectively driving a part corresponding to each electrode on a deformable conductive member as a capacitor plate on each cell section of which address can be specified.

**CONSTITUTION:** Metallic field plates 21 indicating individual air gap capacitors formed between horizontal drain areas 13 and channel stop areas 12 are arrayed like a matrix. The array of air gap capacitors of which addresses can be specified by a field effect address transistor x-y matrix array formed in a substrate is demarcated by the cooperation of the matrix array of the floating conductive field plates 21 formed on an insulating layer applied to the substrate



and a deflectable metallic thin film. The degree of deflection of each air gap capacitor cell depends upon a signal applied to the field effect address transistor.

(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平4-211216

(43)公開日 平成4年(1992)8月3日

(51)Int.Cl. <sup>5</sup>	識別記号	庁内整理番号	F I	技術表示箇所
G 0 2 B 26/08		E 7820-2K		
H 0 1 L 27/14				
H 0 4 N 5/30		8838-5C		
		8233-4M	H 0 1 L 27/14	K

審査請求 有 発明の数4 (全 13 頁)

(21)出願番号	特願平3-52580
(62)分割の表示	特願昭56-137669の分割
(22)出願日	昭和56年(1981)9月1日
(31)優先権主張番号	1 8 3 5 9 5
(32)優先日	1980年9月2日
(33)優先権主張国	米国 (US)


(71)出願人	590000879
	テキサス インスツルメンツ インコーポ レイテッド
	アメリカ合衆国テキサス州ダラス, ノース セントラルエクスプレスウェイ 13500
(72)発明者	ラリー ジェイ. ホーンベック
	アメリカ合衆国テキサス州バン . アルスタ イン, ボックス 162, ルート 1
(74)代理人	弁理士 浅村 皓 (外2名)

(54)【発明の名称】 空間的光変調半導体装置及びその製造方法

(57)【要約】 (修正有)

【目的】 電界効果トランジスタのマトリクスアレー  
を使つて小型の高速空間光変調装置を提供する。

【構成】 半導体基板上にポリS1ゲート電極のマトリ  
ックスアレーを形成し、このゲート電極を支持体として  
基板との間にギャップを挟み、表裏に金属薄膜をたい積  
したプラスチックポリマーの薄膜を張り渡す。基板上  
には各トランジスタ毎に金属電極を絶縁膜を介して形成  
しポリマー膜とでコンデンサアレーを形成する。トラン  
ジスタのON時にポリマー薄膜は電界に引かれて凹み、  
OFF時には平坦である。変形可能なこのミラーアレー  
により光の空間変調を行う。



1

2

【特許請求の範囲】

【請求項1】 (a) 第1導電型の半導体基板と；

(b) 上記基板の表面上に形成された絶縁層と；

(c) (i) それぞれの対が互いに一定の間隔で分離されている、複数の対からなる第2の導電型の平行なドーブ領域と；

(ii) それぞれが上記平行なドーブ領域のそれぞれの対と対応し、上記平行なドーブ領域のそれぞれの対を分離する領域を少なくとも部分的に覆う上記絶縁層上に位置に、上記基板から上向きに延びるように形成される複  
10 数の導電部材；

からなる上記基板の表面上に形成されるトランジスタのアレイと；

(d) 上記複数の導電部材上に形成された絶縁層と；

(e) 上記複数の導電部材上に形成される絶縁層に支持され、それぞれが上記基板の表面上に形成された絶縁層を覆う空所の上に広がりマトリックスのセル区画を形成し、上記セル区画への入射光を選択的に変調する複数の  
15 変形可能な導電部材と；(f) 上記基板上に形成された絶縁層上に、それぞれが  
20 上記セル区画のそれぞれ1つと対応する上記空所内に上記セル区画のそれぞれ1つと対応する位置に形成される複数の電極  
からなり(g) それぞれの上記電極と少なくとも上記変形可能な導電部材の上記それぞれの電極と対応する部分が、選択的にアドレス指定可能な上記セル区画のそれぞれにおいてキャパシタ板として動作し、上記変形可能な導電部材がアドレス指定された上記セル区画において変形される  
25 光変調半導体装置。

【請求項2】 (a) 第1導電型の半導体基板と；

(b) 上記基板上に行列形式で配置されるキャパシタのマトリックスと；

(c) 上記マトリックスの行または列形式で上記キャパシタに信号入力を同時に供給する電荷結合遅延線と；

(d) 上記マトリックスの上記キャパシタに接続され、読み出し時に上記キャパシタの1つの線を選択するデ  
30 コーダ装置  
からなり(e) 上記キャパシタのそれぞれが、上記基板の上に  
40 配置された変形可能な導電部材によって少なくとも部分的に形成され、上記基板上に形成された導電部材が一定の空所によって上記変形可能な導電部材から分離して配置される光変調半導体装置。

【請求項3】 (a) 第1導電型の半導体基板と；

(b) 上記基板の上に配置された少なくとも1つの導電層を有する変形可能な部材と上記基板上に形成された電極を有する行列形式のキャパシタのアレイと；

(c) 上記基板上に形成され、上記キャパシタのアレイにおいて上記キャパシタに電気的にアドレス指定し、電  
50

界効果型トランジスタのそれぞれのドレイン領域が上記キャパシタの同一列のキャパシタと対応する他の電界効果型トランジスタのドレイン領域と共有される複数の電界効果型アドレストラジスタと；

(d) ラインドライバ装置と；

(e) 上記ラインドライバ装置と上記電界効果型アドレストラジスタに接続され、上記電界効果型アドレストラジスタに入力信号を供給するアナログ遅延線と；

(f) 上記電界効果型アドレストラジスタに具備される上記アレイの行を形成するゲート電極に接続されるデ  
55 コーダ

からなる光変調半導体装置。

【請求項4】 (a) 第1導電型の半導体基板に、間隔のあいている複数の第2導電型のドレイン領域とソース領域を形成する工程と；

(b) 上記基板に形成された上記ソース領域と上記ゲート領域を覆う第1絶縁層を形成する工程と；

(c) 上記基板の表面の上に導電型ゲートをパターン形成し、上記基板の上記導電型ゲートが形成されていない表面の上に空所を形成する工程と；

(d) 少なくともパターン形成された上記導電型ゲート上に第2絶縁層を形成する工程と；

(e) パターン形成された上記第2絶縁層をマスクとして使用して、上記ゲートの上に広がる上部金属層と上記空所内の基板の上に広がる下部金属層を同時に形成する工程と；

(f) 上記第2絶縁層に支持され、上記空所と上記下部金属層の上に広がる変形可能な導電層を備える工程  
60 からなる光変調半導体装置の製造方法。

【発明の詳細な説明】

【0001】本発明はラインアドレス形式によるコンパクトサイズの空間的光変調半導体装置に関するものである。さらに詳しくは、本発明は、変形可能ミラーとなる偏向可能な金属性の薄膜が半導体基板上に基板から空間をあけて形成されているラインアドレス指定形式の空間的光変調装置に関するものである。基板をおおう絶縁層上に形成されたフローティング導電性電界プレートのマトリクス配列と前記薄膜は共同して、基板の中に作られた電界効果型アドレストラジスタのx-yマトリクス配列によってアドレス指定可能なエアギャップ容量セルの配列を画定する。エアギャップ容量セル各々の偏向の程度は、対応する電界効果型アドレストラジスタに与えられる信号に依存する。

【0002】固体空間光変調装置の開発は、近年における多くの研究努力の対象となってきた。このような固体空間光変調装置の1つの応用例は、リアルタイムでの2次元光学的転送を可能とする為使用される大規模マトリクスを備えた電荷転送デバイス(CCD)型エリアイメージセンサーといっしょに用いたものである。満足の固体空間光変調装置の開発における過去の努力の結果の一

例としては、大規模マトリクスを備えたCCD型エリアイメージセンサーの裏側に、薄膜状の変調装置を設置することが提案されている。この型の光変調装置では電荷がCCDイメージャーの表面に入力されると、1フレーム全体が薄いシリコン材料から成る半導体基板を通りぬけて裏側の薄膜状変調構造へと次々に転送される。この方法は、低欠陥率をもって広領域MOS型CCD装置を製造をする上で固有の低い歩留りに起因するきびしい製造上の困難に直面している。さらに、平面性を保ち表面のCCD操作を維持したまま、薄膜状の光変換装置を支持するために、基板を薄くする工程、およびそれに続く追加の裏面処理が必要とされるというさらに複雑な問題がある。最後の困難が、シリコン基板に薄膜を形成し、次にCCDと薄膜の両方に電気的接続を与えようとするところで生じる。この種の固体光変調装置は、半導体基板の両面をデバイス処理し、パターン形成する工程を含んでいる。

【0003】従来、電界効果型(MOS)トランジスタの配列がアドレス指定の目的に使用されているラインアドレス指定の空間的光変調装置は、アナログ増巾器内の直列並列変換器出力においての異なる閾値シフトによって導かれる固定パターンノイズを無視できない量で示していた。薄膜型空間的光変調装置は、オブティカアクタ(Optica Acta)、1969年16巻5号579-585ページプレストン著の「薄膜型光変調装置およびその光学コンピュータへの応用」及びRCAレビュー、1973年3月の34巻45-79ページコンセンチノ他著の「薄膜型ページコンポーザー」の中に記述されている。今まで、薄膜型光変調装置は、金属薄膜を通りシリコン基板へと漏出する光の危険にさらされていた。これにより、光が透過する金属製薄膜の部分に関連するエアギャップ容量素子のディブリーション領域に、光誘動電荷が発生してしまう。この問題をさける為の努力のひとつとして、金属層の薄膜の厚みを増し、薄膜をもっと入射光に対し光を通しにくくするという方法が提案された。しかしながら、厚くした薄膜構造の金属層が薄膜の偏向反応を減少させる為これによって操作に必要な電圧が増加し、所望の薄膜の偏向反応の効果をえる為に要求される作動電圧を好ましくない程度にまで増加させる結果となった。

【0004】従来の変形可能薄膜構造を成分として有する空間光変換装置における第2の問題点は、薄膜を陥没させる電圧が限界を超えた時に起こる。この場合薄膜に与える電圧が予め決められた量を超過すると、薄膜は、半導体基板のゲートである酸化物の表面と接続するまで陥没し、薄膜に電圧を与えなくなった後も、薄膜はゲート酸化物の表面に接着したまま残ってしまう。

【0005】以上のような従来の問題点を考慮して、本発明は、コンパクトで小型化されており、CCD遅延線信号入力を用いてラインアドレスされた空間的光変調装

置に関するものである。本発明の空間的光変調装置においては、1伝導型の半導体基板に対し空間的に離間して形成された変形可能ミラーとして働く金属製の薄膜が、基板をおおう絶縁層上に形成されたフローティング導電性金属電界プレート構造体のx-yマトリクス配列と共に作動する。さらに金属皮膜および金属製電界プレート構造体は、共に、ラインバイラインアドレス構成で半導体基板に形成された電界効果型アドレストランジスタによってアドレス指定可能なエアギャップキャパシタの配列を決定している。金属製の薄膜は、ニトロセルロースのように有機のポリマー材料から成る柔軟な非金属の担体(キャリア)層の上に形成され、入射光に対し、光を反射する表面となる少くとも一層の金属層を含んでいる。電界効果型アドレストランジスタの配列は半導体基板上にいくつかの異なる配置で形成され得るが概して半導体基板の伝導型と異なるまたは反対の伝導型であって、x-yマトリクス配列の一行に並ぶ電界効果型アドレストランジスタの全てと共通な所定のドレイン領域を含んでいる。その上、ドレイン領域と同じ伝導型の第2のドーピング領域が半導体基板上に、形成されておりドレイン領域と同じ基板表面に広がりドレイン領域と間をあけて形成されている。さらに、第2のドーピング領域は、実質的にフローティング金属電界プレートのそれぞれの縦列の下に形成されている。ポリシリコンのような導電性多結晶半導体材料による直立したグリッドを半導体基板の絶縁層上に基板から上方に形成し基板一ちがう伝導型のドレイン領域のそれぞれの上をおおように形成する。金属製皮膜構造はポリシリコン材料による直立したグリッドの上に形成された適当な接続層の上に形成される。上記皮膜構造は個々のフローティング金属電界プレートに対し空間的に離間して配され、エアギャップキャパシタセルの配列に含まれるセルごとのひとつのプレートを画定する。皮膜構造に入射する光は、本質的に、皮膜構造の金属層表面によって反射される。個々のフローティング金属製電界プレートは、それぞれのエアギャップキャパシタセルにおけるもう1つのプレート(電極)となる。このプレートは金属皮膜を通過して漏出した光によって、電界効果型アドレストランジスタの配列の能動領域で電荷が消耗するのを防ぐ為に、光に対し不透明になっている。

【0006】皮膜構造は、予め決められた強さのバイアス電圧が加えられ、個々のフローティング金属電界プレートは、電荷転送デバイス(CCD)の遅延線から前記プレートの列または行の各々への信号入力を引きだす。このCCD遅延線は、電界効果型アドレストランジスタを1度に1ラインをアドレス指定する。デコーダーは、マトリクス配列の行または列の他的一方の中に含まれる複数のエアギャップキャパシタと接続される。このデコーダーは、一回の読み出し時間ごとにエアギャップキャパシタセルの1つのラインを選択する。

【0007】電界効果型アドレストランジスタのx-yマトリクス配列による構造の変形として、基板と違う伝導型である共通のドレイン領域と、基板と同じ伝導型であるチャンネルストツプ領域との間全部に、基板と違う伝導型の第2のドーピングを施した領域が広がりフローティング金属電界プレートの下ならびに、部分的にポリシリコン材料の直立したグリッドの下に形成されるという実施例が含まれる。第3の実施例としては、直立したポリシリコンのグリッド構造の隣合うふたつの領域の間に、基板と違う伝導型でドーピング材料で自動整合方式による高エネルギー注入を行い、後に形成されるフローティング金属電界プレートのマトリクス配列の下になる深い第1部分とチャンネルストツプ領域と接合し、ドレイン領域と空間を作りながら、直立するポリシリコンのグリッド構造の境界面に対し広がる浅い周辺部分とを有する基板と違う伝導型の注入されたドーピング領域を形成する。第4の実施例としては、基板と違う伝導型の埋めこみドレイン領域を有し、このドレイン領域は、絶縁層が形成されている半導体基板の表面部分の下に相当する半導体基板内の深い所に注入で形成される。基板と異なる伝導型の第2のドーピング領域は、フローティング金属電界プレートのマトリクス配列の下に位置し、この第2ドーピング領域は、埋めこみドレイン領域と隣りあう領域にある直立ポリシリコングリッド構造の下を部分的に広がり反対側に形成されたチャンネルストツプ領域からは、間があいている。

【0008】図をさらに詳しく参照すると、図1から図4は、本発明に従って構成された実施例である光変調半導体装置の断面図を示す。図1を参照すると、中で示す光変調半導体装置は、この場合のP型シリコンのようにひとつの伝導型の半導体材料による基板10を有している。二酸化シリコンの絶縁層11が半導体基板10の能動表面部をおおっている。厚い酸化領域（図示せず）におおわれた自動アライメントされたP型チャンネルストツプが、半導体基板10の能動領域の外側に形成される。後者（厚い酸化膜）の溝構造によって半導体基板10の能動表面領域から光誘導漏出電流を防ぎ、リード容量とクロストークをより小さくする。半導体基板10と同じ伝導型であるがドーピング濃度は増加してあるチャンネルストツプ12および基板と異なる伝導型のドレイン領域を拡散又は、イオン注入技術を用い半導体基板10の能動表面区域に形成する。故にP型シリコン基板内では、チャンネルストツプ12は、P型領域であり、ドレイン領域は、N型領域となる。チャンネルストツプ12は、ドレイン領域13の反対側にドレイン領域と間隔をあけて形成されており、ドレイン領域13に電気的絶縁を与えるようになっている。ドレイン領域13と同じで基板と異なる伝導型（即ちN伝導型）の第2のドーピングを施した領域14は、半導体基板上に形成されている。上記第2のドーピング領域は4例を通じて一組の

チャンネルストツプ12とドレイン領域13の間に広がっているがドレイン領域13に関し、横方向の関係で間隔をあけて形成されている。基板と異なる伝導型である第2のドーピングを施した領域14はドレイン領域13と一しょにx-yマトリクス配列に並んだエンハンスメント型電界効果型アドレストランジスタを形成する。上記マトリクス配列の複数の電界効果型アドレストランジスタは、同時に選択的イオン注入方法を用いて形成される。反対の導電型の半導体基板とダイオード（図示せず）を形成するドレイン領域13に対し、適当な電極が接続される。マトリクス配列の電界効果型アドレストランジスタのランジスタゲート構造はパターン形成された多結晶半導体材料によって決定される。上記多結晶半導体材料は、例えば半導体基板10がP型シリコンである場合ポリシリコンを用いることができ、これに電気的伝導性を与えるよう適当にドーピングが適してある。それぞれのポリシリコンのランジスタゲート構造15は、ポリシリコン材料のグリッド構成の中に含まれる。それぞれのランジスタゲート構造15の頂上には、二酸化シリコンの絶縁層16が形成され、ゲートの側面にも、二酸化シリコンの側面酸化物層17が形成される。ポリシリコンのランジスタゲート構造15上のそれぞれの酸化物層16は、対応するポリシリコンのゲート15の側面境界線をこえて広がっている周縁部を有している。金のような、適当な金属による導電性接触部材またはパッド20がそれぞれ、ポリシリコンのランジスタゲート構造15の上に形成される。これにより、接触部材20は、酸化物層16の上をおおうような関係でポリシリコンのランジスタゲート構造15の上に形成される。x-yマトリクス配列の金属製電界プレート21が形成される。電界プレート21は、それぞれ半導体基板10の酸化物層11の上に、x-yマトリクス配列の各々の電界効果アドレストランジスタにおける基板と反対の伝導型である第2のドーピング領域14をおおうようにして形成される。故に金属製電界プレート21の配列中のそれぞれの電界プレート21は、ポリシリコンのランジスタゲート15であるポリシリコンのグリッドによってできた開口の1つづつにあわせて、それぞれ配置される。

【0009】光変調半導体装置の完成には、ポリシリコン製ランジスタゲート構造15のポリシリコンのグリッドの上に、基板10および金属製電界プレートの配列21に関し、空間をあけて、金属製の皮膜または変形可能ミラーを形成することが必要である。金属製皮膜構造は、光を反射する金属製の被覆物または層を支持する柔軟性を持つ材料でできた、非金属のキャリア層25を有している。柔軟性を持つ非金属製キャリア層25は、金属製被覆物又は、層をあらかじめ決められた偏向範囲を超えてしまう材料の疲労なしに、くり返し偏向できるのに十分な程度、薄くして使用することを可能にしてい

る。このように、金属製皮膜構造は、好ましくは800 Åのオーダーの厚さのニトロセルロースのポリマーから成る非金属層キャリア層25とその上に形成される光反射金属層を少なくとも1つ有している。もし、非金属キャリア層25の上に、1層だけの金属層しか与えられない場合、トランジスタゲート構造15上の接触部材又は、パッド20と接続する為の下位の層として上記金属層は使われる。図1で示す光変調半導体装置の構造に含まれる金属製の皮膜構造の特定の形態として一番上の表面であるニトロセルロースのポリマーからなる非金属キャリア層25とその上に形成された光反射金属層26を含むものがある。この金属層26は好ましくは、ほぼ400 Åの厚みのアンチモンから成る。補助金属層もニトロセルロースのキャリア層25の下側表面に形成される。補助金属層は、2重層の構造でニトロセルロースのキャリア層25の上に直接付着された金属層30を含んでいる。好ましくは、一番上の光反射金属層26のと同じ金属であるアンチモンをほぼ400 Åの厚みで用いる。

【0010】非酸化性で低い接続抵抗を有する薄い金属層31好ましくは金を用いて下層のアンチモン層30の上に接着し、2層構造の金属製補助層を、ニトロセルロースキャリア層25に付着して完成する。電界効果型アドレストラジスタゲート上の金製接続パッド20は、薄い金属層31によって、良好な接続が得られる。非金属材料であるニトロセルロースのポリマーから成るキャリア層25と、上記非金属キャリア層25の裏側表面に形成された少なくとも1つの金属層を含む金属製皮膜構造は別の接着剤を必要とせずシリコンのトランジスタゲート構造15上の接触部材20と、分子構造的に接着する。金属製皮膜構造に含まれる少なくとも一層の金属層は、シリコン基板10のゲート酸化層11上の電界プレート部材21のx-yマトリクス配列と共に、エアギャップキャパシタ配列の電界プレート部材として働く。このx-yマトリクス配列は、エアギャップキャパシタ配列のもうひとつの電界プレートとして働く。それぞれのエアギャップ32は、金属皮膜構造とそれぞれのシリコン基板10のゲート酸化層11上に形成された金属製電界プレート皮膜21との間にできる空間によって決定される。金属製皮膜構造または変形可能ミラーは、それぞれのエアギャップ32に与えられる電圧に応じて、偏向させられる。故に配列されたエアギャップキャパシタセルを、半導体基板に形成された電界効果型アドレストラジスタを用いてラインアドレス指定する方式の光変調半導体装置を得ることができる。

【0011】図1に示す光変調半導体装置の他の実施例をそれぞれ図2、図3、図4に示す。図2から図4に示す実施例の中で図1のものと同じである要素には、反覆説明をさける為に図1と同様の参照番号が付されている図2に示す光変調半導体装置は前に述べた図1の例と比

べて基板と異なるドレイン領域13とシリコン基板と同じ伝導型で高ドーパント濃度のチャンネルストツプ領域12の間で両者に接するまで第2のドーピングを施した領域14は広がっている点異なる。一方図1において前記第2のドーピングを施した領域14は、ドレイン領域13まで広がらず、そこに間隔があいていて、上に形成された直立のポリシリコンゲート構造15の周縁境界部分にはほぼ一致するように形成される。第2のドーピング領域14は、ドレイン領域13と比較し、低いドーピング濃度を有し、トランジスタは、電界効果的アドレス空乏モードで操作される。故にドレイン領域13がN伝導型であれば、領域14はN伝導型である。他の点では、図2の実施例は、図1で示した実施例と同一である。

【0012】図3の実施例は、図1の実施例と同様なものであるが、ポリシリコンのトランジスタゲート構造15上に形成された酸化層16から成る張り出した部分を通じ、異なる伝導型のセルフアラインされたドーパント注入層14を有している。この方法において、基板と異なる伝導型（即ちN型）である。それぞれのセルフアラインされた第2のドーピング注入層14は、シリコン基板10内に実質上同じ深さの主要本体部分50を有している。上記主要本体部分50の外形は、酸化層16の張り出し部分によって限界づけられた窓にだいたい一致する。上記ドーピング領域14は、さらに浅い深さの横の端部分51を有している。横の端部分51は、それぞれの上に形成されたポリシリコンのトランジスタゲート構造15の対応する境界線とだいたい一致するまで広がっている。ドーピング領域14の主要本体部分50は、ドレイン領域13より低いドーピング濃度を有しているが図2の実施例のドーピング領域14よりは高いドーピング濃度を有している。ドーピング領域14の浅い横の端部分51は、図2の実施例のドーピング領域14と同じオーダーのドーピング濃度を有している。

【0013】図4の実施例は、図1から図3の実施例と、ドレイン領域が基板と異なる伝導型の埋めこみドレイン領域60として形成される点で違っている。埋めこみドレイン領域60は、シリコン基板10の表面の下にゲート酸化層11と間隔をあけて、配置される。光変調半導体装置のこの実施例では、基板と異なる伝導型の第2のドーピング領域14は、埋めこみドレイン領域60の濃度に本質的に匹敵するドーピング濃度を有している。又前記ドーピングを施した領域14は、チャンネルストツプ領域12との間に空間をあけて、チャンネルストツプ領域12の反対側に形成される。

【0014】図1、図3および図4の実施例は、それぞれエンハンスメント型電界効果型アドレストラジスタに関するものであり、他方図2の実施例は、空乏モードにおいて操作されるトランジスタを使用するものである。特定の例によれば、図1から図3の実施例のそれぞれにおけるP型シリコン基板10は、90hm-cmの



抵抗率を示す $1.5 \times 10^{15} \text{ cm}^{-3}$ の不純物濃度を有する。さらに、基板内部のPチャンネルストップ12は、30 KeVに調整されたボロンを $1 \times 10^{15} \text{ cm}^{-2}$ のドーズ量で選択的イオン注入することによって形成される。図1の実施例において、N型のドレイン領域13およびドープ領域14は、100 KeVに調整された燐を、 $2 \times 10^{15} \text{ cm}^{-2}$ のドーズ量で選択的イオン注入することによって同時に、実質上ほぼ等しい深さに形成される。図2および図3に示す実施例において、Nドレイン領域13は100 KeVに調整された燐を $2 \times 10^{15} \text{ cm}^{-2}$ のドーズ量で選択的イオン注入することによって同様に形成される。ドープ領域14は、別々に図2の実施例においては、180 KeVおよび $1.5 \times 10^{12} \text{ cm}^{-2}$ のドーズ量で砒素をイオン注入し、図3の実施例においては、360 KeVおよび $1 \times 10^{12} \text{ cm}^{-2}$ のドーズ量で燐をイオン注入し、形成される。図4の実施例における基板10、チャンネルストップ領域12、埋め込みドレイン領域13およびドープ領域14のそれぞれは、図1の実施例において、各々に相当する構成部分のドーピングレベルと実質上一致するレベルでそれぞれドーピングが行われる。

【0015】図1から図4に示された実施例のそれぞれの金属製皮膜構造または変形可能ミラーは、それぞれ、図5aから図5cに示されるように、これらの1つの形態を選ぶことができる。故に図5aの金属製皮膜構造において、キャリア層25を含むニトロセルロースの非金属ポリマー層の為に補強金属層は、アンチモンまたは金から成る、一層の金属層65とすることができる。キャリア層25をおおうアンチモンの頂上の金属層は光反射面として働く。図5bの金属性皮膜は、ニトロセルロースのキャリア層25と、その裏側に付着し、金属製皮膜構造の光反射表面となっている一層のみから成るアンチモン又は金製の薄い金属層66とを含む二層構造である。金属製皮膜構造のもう一つの変形が図5cに示されている。この金属製皮膜構造においては、ニトロセルロースのキャリア層25に直接付着するアンチモン層67とこのアンチモン層67に付着する薄い金の層68を含む二層構造の金属製補強層によってニトロセルロースのキャリア層25は補強されている。この金属製皮膜構造は、実質上非酸化性であって低い接触抵抗を有する金属層であって、ポリシリコンのトランジスタゲート構造の直立するグリッド15の上に形成された金の接触層20に接着される。このように図5cの金属皮膜構造は、図1から図4の実施例の各々における皮膜構造と同じである。ただし、ニトロセルロースのキャリア層25に付着する合成補強層の一番上の層であるアンチモン層67が金属皮膜構造の光反射面となるように、最上金属層26(図1から図4)は除去されている。

【0016】図6には、図1から図4の光変調半導体装置における4つの実施例全てに応用可能な平面図が示さ

れている。この図では金属製皮膜構造はとり残され、共通の水平ドレイン領域13と、そのドレイン領域に関し、反対の伝導型で交互に配置された共通チャンネルストップ領域12が示されている。さらに水平ドレイン領域13とチャンネルストップ領域12の間に形成された個々のエアギャップキャパシターを指示する金属製電界プレート21のマトリクス配列が示されている。ポリシリコンのトランジスタゲート構造15はマトリクス配列で口を開けたグリッドとして構成される。これにより、下に形成された金属製電界プレート構成部21にだいたい対応してそれぞれのエアギャップキャパシターの個々のエアギャップを決定する。

【0017】図1の実施例によるエアギャップキャパシター配列の変形例が図7の平面図に示されている。ここでは、それぞれのエアギャップキャパシターセルに含まれる基板と異なる伝導型の注入された第2のドーピング領域14は、その上に形成される電界プレート皮膜21の境界ぎりぎりまで、電界プレート皮膜21の横に広がる領域70を除き形成されている。横に広がる領域70は、ポリシリコンのトランジスタゲート構造15の下に配置された境界線で終わっており、ポリシリコンのトランジスタゲート構造15の上に形成された酸化物層16の張り出し部分を幾分超えて形成されている。変形平面図図7におけるポリシリコングリッドによるエアギャップ空間が長方形である為、ポリシリコン材料の残量が隣接するトランジスタ間のクロストークを防ぐのには、不十分かもしれない。このクロストークの問題を回避する為に縦方向のチャンネルストップ領域12は、同じ縦列の中に連続するエアギャップキャパシターセル間に横方向に広がる部分71を含むよう形成されている。チャンネルストップ領域12の中に含まれる横に広がる部分71は、縦方向に配置されたクロスアーム部分72までのびている。故に、修正されたチャンネルストップ領域12とそれに付随する横方向に広がる部分71と縦方向のクロスアーム部分72は、各々のエアギャップキャパシターに有効な電気的絶縁を可能としている。前記エアギャップキャパシターは、ほぼその3方においては絶縁され、基板と異なる伝導型の縦方向のドレイン領域13まで広がる基板と異なる伝導型の第2のドーピング領域14における横に広がる領域70を含むセルの1側面のみが開かれている。図7に示す修正されたチャンネルストップ領域12は、図2から図4に示す光変調半導体装置のどの実施例においても応用可能である。しかし図7の完全な平面図は、図1の実施例のみに適応可能となる。

【0018】図1から図4の光変調半導体装置の製造は、概して図1の光変調半導体装置の製造に関してこれから記述する例と同様な方法の工程により行われる。P型シリコンスライスが基板10として用いられ、その中に自動アライメントP型チャンネルストップ領域を有している。前記チャンネルストップ領域の能動表面領域

の外側の上に、おおいとなる厚いフィールド酸化物層（図示せず）を形成する。自動アライメントパターンニングおよびデポジションを次に用いて、基板10と同じ伝導型であるがより高いドーピング濃度を有する注入されたPチャンネルストップ12と、基板10の能動表面区域内のNドレイン領域13およびN領域14を形成する。Nドレイン領域13およびNドーピング領域14は、イオン注入法を用いて基板10上に同時に形成する。図2、図3および図4の実施例の製造においては、ドレイン領域13およびドーピング領域14を形成する為に別々のイオン注入法を用いる必要があることがわかるであろう。図1の実施例において、Nドーピング領域14は、Nドレイン領域13と協同してx-yマトリクス配列に並ぶエンハンスメント型電界効果型トランジスタを形成している。絶縁層11を含む酸化物即ち二酸化シリコンから成るゲート酸化物を次に基板10の能動表面区域をおおうようにして成長させる。その後、基板と反対の伝導型で、基板と共にダイオードとなるドレイン領域13への接触部が与えられる。ポリシリコンのような多結晶半導体材料から成る層を次に基板10上のゲート酸化物層11をおおうように成長させ、実質上導電性を有するよう適当なドーピングを行う。さらに、ポリシリコン層は、適当なプラズマエッチ法を用いるなどによって、パターン形成され、蝕刻される。これにより、トランジスタのゲートパターンおよび母線を形成する。最初ゲート酸化物層として形成した二酸化シリコン絶縁層11は、ここで、複数のポリシリコンのトランジスタゲート15の間において、露出される。元のゲート酸化層の露出されたこの部分は、除去され、二酸化シリコンの第2のゲート酸化物層を、シリコン基板10の露出された部分およびパターン形成されたポリシリコンをおおうようにして形成される。次にポリシリコンの酸化物を蝕刻し、エアギャップの開口を作り、この酸化物層16は、次にポリシリコンを蝕刻する為のエッチマスクとして用いられる。蝕刻がおよぶのを止めるエッチストップとして働く第1のゲート酸化層11のレベルまで適当なプラズマエッチ法等によってポリシリコンを蝕刻し、格子状のポリシリコン構造を作る。エッチ工程におけるオーバーエッチによって、それぞれのエアギャップ空間の枠となる酸化物層16の張り出した部分を作る。故に低い位置の二酸化シリコン層11は、シリコン基板10上に形成され高い位置の二酸化シリコン層16は、ポリシリコンのトランジスタゲート構造の上に形成される。ポリシリコンのゲート構造15に対応して形成された酸化層16のそれぞれの部分は、ポリシリコンのゲート15の境界をこえて広がる張り出した端の部分を有している。その後、蝕刻されたポリシリコンのトランジスタゲート構造15の側面は、かるく、再酸化され、二酸化シリコンの壁面酸化層17が形成される。

【0019】ポリシリコンのグリッド構造の為の接触部

が適当な写真蝕刻技術を用いて供給される。アルミニウム又は金のような金属層を成長形成およびパターン形成することによって、ボンドパッド（図示せず）を適当に形成する。薄膜接続ゲートとなり、一番後に形成したポリシリコントランジスタゲートに平行に配置されたポリシリコンのトランジスタゲートは、その上に金属層を有している。その金属層は、接続パッド20および電界プレート構成部分21が形成される時に同時に形成される（後述する）ボンドパッドの1つと金属製皮膜構造の金属層との間を電氣的に接続するのに役立っている。

【0020】次に組立体全体に対し真空蒸着を行い、金のような薄い金属層を蒸着し、ポリシリコンのトランジスタゲート15上の接続パッド20およびx-yマトリクスに配列された金属製電界プレート21が同時に形成される。薄い金の層は、シリコン基板10の能動表面区域内ではパターン処理されないが、厚いフィールド酸化物層の上に形成された領域は蝕刻され、とり除かれる。シリコン基板10をおおうゲート酸化物層11から、ポリシリコンのトランジスタゲート構造15の上の酸化物層16の段まで広がるエアギャップ32の厚さに比較し、金の層は薄いので、この金の層の形成工程によって、酸化物層16によってできた張り出した酸化物部分が階段状に覆われることはない。むしろ、酸化物層の張り出した部分16は、金の蒸着工程において影を作り、その結果金の層を2つのレベル即ち島状の金属製電界プレート21を形成するレベルと皮膜状の接続パッド20を作るもう1つのレベルとの、2つのレベルに分割する。この様子は図11に最も良く示される。

【0021】金属製皮膜構造の製造は、まず最初にワイヤーメッシュスクリーンの上に金属製支持リングを設置することから始まる。次に、濾過され蒸留された水である皮膜形成の為の媒体に、この金属製支持リングを入れる。アミルアセテート（amyl acetate）の中に5%のニトロセルロースを含む溶液の濾過したものを、上記の水の表面に投入すると、溶液は、広がって薄い均一な層となる。さらに、アミルアセテートは、代表的には800Åの厚さのニトロセルロースのポリマー皮膜を残し、揮発してしまう。金属製支持リングを含むワイヤーメッシュスクリーンを水面まで上昇させ、ついで水から持ちあげられると、水面に浮かぶ皮膜は、金属リングおよびワイヤスクリーンに付着する。ポリマー皮膜は窒素雰囲気の中で乾燥させられ、支持リングの端をおおう過剰材料はとり除かれ、ポリマー皮膜および支持リングをワイヤスクリーンからとりはずす。これにより、支持リング上に広がり、ほぼ2N/mのビルトイン（造りつけ）張力を有する約800Åの厚みのニトロセルロース皮膜を作り出すことができる。次に、ポリマー皮膜は金属蒸着装置にかけられシャドウマスクにアライメントされ、その上に金属層が、図1から図4に示され、その変形を図5aから図5cに示した金属製皮膜構造のい



13

れかの形態で形成される。アンチモンはニトロセルロースキャリア層に直接付着する金属層として使用するのに好ましい。これはニトロセルロース皮膜との適合性がよいからである。

【0022】図8には、偏向皮膜の論理的モデルとして、円形の皮膜モデルの断面図が示されている。偏向のモデルは一定した張力の条件下でこれに対抗する静電引力が働く理想的に広がる皮膜Mから考え始める。まず

(a) 皮膜Mが無視できる程わずかな剛性を有すると仮定する。即ち、正接に (tang euticell y) 働く張力のみが考慮される必要があるとする。

(b) また張力 $T_0$ は、偏向の程度には無関係に定であると仮定する。即ち、わずかな偏向およびビルトイン(造りつけ)初期張力であるとする。(c) 更に静電的な端部効果の影響は無視できるとする。この問題を解く数学的公式は、1972年メリーランド州ジョンズホプキンス大学のメイヤーその他によるTG1193A「デ\*

$$\Delta C = 0.44D$$

故に、皮膜は、エアギャップ厚みの44%まで偏向することができ、且つ安定する。皮膜偏向に関するこの分析によって、図9のグラフに示すデータがアドレス指定のない島状のプレート構造を用いた試験用構造から得られた。上記プレート構造は1辺25 $\mu\text{m}$ の正方形の開口、41 $\mu\text{m}$ の中央部および1.07 $\mu\text{m}$ のエアギャップを有している。このデータを用い、(I)の式から最適な皮膜の張力が1.9N/mとして決定される。さらに、陥没電圧は50Vおよび陥没時の皮膜偏向は4700Åとなる。

【0024】他の試験例において、約500個のエアギャップキャパシターセルに、ヘリウムネオン混合レーザを照射して、供給する電圧の関数として、フラウンホーファー領域回折パターン (far field diffraction patterns) を形成した。図10は、ピーク皮膜偏向の関数として第1次の回折スポットにおける回折率を示すグラフである。この図で、回折率は、入射レーザビームの出力に対する第1次スポットにおける出力の比として定義される。計測の為の検知領域は、スポットの回折限界の大きさと等しくなるように選択される。3.4%のピーク回折率は30Vを与える時にあらわれ、ピーク回折率におけるSN比は37dBを示す。SN比は、第1次回折スポットで計測されたゼロ電圧信号に対するピーク信号の比として定義される。低いゼロ電圧は、皮膜が平坦であることおよびセル周期ごとの周期的な皮膜のゆがみが低いレベルのものであることを示す。

【0025】図1から図4のいずれかの光変調半導体装置によって画定される配列に含まれる個々のエアギャップキャパシターの電気的操作は、交流操作を要する。セルの各々のエアギャップ32において、強電界(〜10<sup>6</sup> V/cm)が存在する為、交流操作が必要となるので

14

\*「デジタル光学ハイブリッド相関器」に示されている。ここでは円状の皮膜支持体境界の半径Rおよび座標系と境界条件を図8に示すように仮定している。円柱座標において、静止平衡状態にある皮膜は、下記の微分式に従う。

$$\frac{d^2 Z}{dr^2} + \frac{1}{r} \frac{dZ}{dr} = -\frac{\epsilon_0 V^2}{2T_0 Z^2} \quad (I)$$

【0023】ここで、Vは皮膜と基板間の電圧を、 $T_0$ は皮膜の張力、 $\epsilon_0$ は空気中の誘電率を示す陥没電圧、または皮膜が不安定な平衡状態にある時点は、下記によって与えられる。

$$V_c^2 = \frac{1.58 \times 10^{-6} D^3 T_0}{\epsilon_0 R^2} \quad (II)$$

ここで、Dはエアギャップ量、Rは支持体境界線の半径を示す。DおよびRはマイクロメートル単位であって、 $T_0$ はN/mの単位で示される。陥没がおこる条件で皮膜における偏向のピークは、下記の等式より与えられる。

(III)

ある。電極のわずかな空間(〜1 $\mu\text{m}$ )があるため、空気中のブレークダウンが起こることはないが、イオンはエアギャップ32を通過することができ、1周期後、十分な電荷が島状の電界プレート21に蓄積され、与えられた電界を中性にすることはあり得る。20Vの電界を中性にするのに要する時間は数時間から数日まで変化する。時間に対する変調感度の遅い変化を避ける為、エアギャップ32にわたる網状の電荷の移動がおこらないようにエアギャップ32にわたり供給される電界を周期的に逆転する必要がある。第2には、(後述する)信号入力を与えるタップ電荷転送デバイスのアナログ遅延線と電界効果型アドレストランジスタにおける閾値が変化するため、交流操作が必要となる。これらの閾値の変化は、セルからセルへと変化する固定された直流オフセットの上昇をもたらす。交流モードで光変調装置を操作することによって、エアギャップ32を横切り島状の電界プレート21に電荷が移動する中和の効果によって、これらのオフセットが排除できる。

【0026】説明のために金属製皮膜構造は、固定電圧レベル $V_1$ にバイアスされたとする。交流操作は、シリコン基板10の表面電位 $\phi$ を、1フレーム内において $V_1 + V$ 、そして次のフレーム内では $V_1 - V$ の値に交互することにより実行される。この方法において、エアギャップ32にわたる電圧降下は $+V$ から $-V$ へと周期的に交互に変化する。薄膜の偏向はエアギャップ間の電圧降下の2乗に比例するので、電界の逆転は偏向の量に影響を与えない。故にインプット信号がタップ遅延線に入力信号が与えられる前に、固定されたバイアスレベルから入力信号を加えたり引いたり交互に行うことによって交流操作は行われる。

【0027】図12を参照すると、図1の光変調半導体装置を使った空間的光変調装置のブロック図が示されて

いる。また、図13は、光変調半導体装置から構成されるエアギャップキャパシターのマトリクス配列に含まれる個々のエアギャップキャパシターの電氣的概略図を示している。図12中の縦線として示される光変調半導体装置のNドレイン領域13は、基板10のシリコン表面における電位を定める。前記基板10の上には柔軟性を有するニトロセルロースのキャリア層25とその両側に形成された上部の金属層26および2層構造の補強層30、31を含む偏向可能な皮膜状電界プレートが存在する。図12中の横線として示されるポリシリコンのトランジスタゲート構造15のグリットにより構成されるゲート線は、デコーダ40による入力のある特定の線を選択し、一方、違う線の中の他のエアギャップキャパシターセルはオフになる。連続信号41が電荷転送デバイスのタップ、アナログ遅延線42に与えられる。この遅延線は1976年12月21日にBUSSに対し付与された米国特許第3,997,973号において開示された型とすることができる。上記特許中には、ドレイン領域13に前の信号が与えられる一方、同時に信号データ入力可能な平行に並ぶ記憶部分を有するというものである。デコーダ40はある特定の線を選択し、順番にでも、ランダムにもアクセスすることができる。空間的光変調装置の作動は、例えば20MHzといったようなアナログ信号を入力することによって実行させる。信号データは次にアナログ遅延線42を介し、エアギャップキャパシター配列のドレイン領域13へと平行に一度で送られ、デコーダ40の選ばれたデコーダ線が作動する。故に、線全体のデータが同時に書き込まれる。タップ遅延線42へある線のデータが書き込まれるとすぐに、その線は記憶用レジスタへ打ち出され、次の線を入れる為の場所があげられる。上記記憶用レジスタは、ラインドライバに接続され、ラインドライバは引き続き、それぞれのドレイン線 $D_n$ 、 $D_{n+1}$ 等(図13参照)に接続している。次の線がそのタップ遅延線42に入力されている間、全てのドレイン領域13は、前の線に入力された信号レベルに比例する電圧レベルと同時に充電される。ドレイン電圧レベルが定められると、デコーダ40はゲート線 $G_m$ を選択し作動させるので、その線の全てのトランジスタが作動させられる。引き続き、この作動により、その線の中のエアギャップキャパシターのシリコン側は、ドレイン電圧レベル( $V_d$ )nmまで充電される。この線におけるゲートは、ここでは作動が切られており、この線におけるキャパシターは、電圧レベル( $V_d$ )nmのままである。金属製皮膜は、固定バイアス電圧レベル $V_f$ に維持されている。故に線 $m$ におけるエアギャップキャパシタを交差する電圧降下は、 $V_f - (V_d)nm = \Delta Vnm$ で表わされる。金属製皮膜は、絶対値が $\Delta Vnm$ に応じて、シリコン基板10の方へ移動する。このアドレス指定順序は、連続的なデータレートにおいて1回に1本の割合で繰り返され

る。

【0028】図14は図12の表わす説明から変形させた空間的光変調装置のブロック図である。ここでアナログ遅延線42は、作動速度をあげ柔軟性が富むように上の部分と下の部分に分かれている。この目的の為、図14の変形された空間的光変調装置は、第1および第2のタップアナログ遅延線82、83にそれぞれ接続される別々の信号入力80、81を有している。連続したアナログデータ信号がサンプルとして調べられ、第1および第2のアナログ遅延線82および83へ交互にスイッチされて入力される。上記遅延線は第1の遅延線82は信号入力の内偶数のデータビットのものを受けとり、第2の遅延線は奇数のデータビットの信号入力を受けるといった様に構成される。それぞれの例において、それぞれの第1および第2のアナログ遅延線82、83の4相蠕動型(peristaltic)CCDシフトレジスタ84を通して、入力信号データはシフトされる。シフトレジスタ84がいっぱいになると、クロックパルスが停止され、平行に走る転送ゲート85が作動し瞬間的に、CCDシフトレジスタ84からのデータは、1組のフローティング拡散領域86へとシフトされる。各々第1、第2のアナログ遅延線82および83には、引き続きクロック制御されるシフトレジスタ84への入力の為の予備のセル87が与えられている。この予備のセル内の信号データがシフトレジスタ84の入力に届くと、シフトレジスタ84から、平行な転送ゲート85を介し、フローティング拡散領域86のセットへの前の線におけるデータの転送は完了し、平行な転送ゲート85の作動が切られる。次の線データがシフトレジスタ84に送り込まれるので、電界効果型アドレストランジスタの配列におけるドレイン線はラインドライバ増幅器90によって、フローティング拡散領域86へ打ち出される電荷量に比例した電圧レベルまで充電される。ドレイン13が、その最終レベルまで充電されるとデコーダ91にバイナリーワードが入力され、特定のゲート線15が選択され、瞬間的にパルスが与えられる。このことによって、ドレイン線13の中に存在する電圧レベルが皮膜状エアギャップキャパシターセルの中に記憶される。フローティング拡散領域86の中へ次のデータ線が打ち込まれる寸前に、これらの電圧レベルは、リセットゲート92および拡散ドレイン線(図示せず)によって、参照レベルにリセットされる。

【0029】図14に示す光変調装置において、各々第1および第2のアナログ遅延線82および83の為のそれぞれのシフトレジスタ84は、総データレートの半分をうけもち操作する。フローティング拡散領域86へのデータの平行転送は、次の奇数(または偶数)ビットの時に転送が必要とされる時に遂行される。しかしながらドレイン領域13を充電し、適当なゲート15にパルスを与え、フローティング拡散領域86をリセットする操

作は1ラインタイム全部を占める。250×250のエアギャップキャパシターの配列に対し、20MHzのデータレートを仮定すると、それぞれ第1および第2のアナログ遅延線82および83の遅延シフトレジスタ84は10MHzで操作可能であって、平行データ転送は、100nsで発生する。しかしながら、残りのラインアドレス指定のシーケンスは、10μs以上を要する。故に、リセットトランジスタおよびラインドライバ増幅器は高い帯域幅を有する必要性はなくなる。変調セルを動作する長いトランジスタ拡散領域も有効時間の間、すぐに充電することが可能となる。

【0030】図1から図4に示す光変調半導体装置の開示されているそれぞれの実施例において、フローティング金属電界プレート21は、エアギャップキャパシターセルの構成部分としてここに示されている。この金属電界プレート21は、光を通さないので基板と異なる伝導型の第2のドーピング領域14から成るシリコンの電荷蓄積領域に光の入るのを防いでいる。加えて、金属電界プレート21は、偶発的な誘動電圧による、シリコン基板10のゲート酸化層11の方向への金属皮膜の急激な陥没を防いでいる。この観点において、もしエアギャップキャパシタにおける電位が、予め決められた量を超過すると、金属皮膜は偏向し、金属電界プレート21に接触してしまうことにより、電荷の電界プレート21への移動がおこり偏向がゼロに戻ってしまう。前述したように、ポリシリコンのグリッド構成である直立ポリシリコントランジスタゲート15の上に形成された接続層又はパッド20と、金属電界プレート21は、構成物全体の上への1回の金の蒸着を用い、エアギャップ32の周囲の外隔となる酸化層16から成る酸化物の張り出した部分をおおうふたつのレベルをつくりだすことで、1度に形成される。下のレベルの金属は、ゲート酸化層11の表面に形成されフローティング金属プレート21の配列を形成する。また、上の段階の金属は、ポリシリコンのトランジスタゲート構造15上の酸化層16をおおって形成され、金属皮膜構造を受けるための接続パッド20を形成する。酸化層16の張り出した酸化物部分は金の蒸着において、二つのレベルを作るとともに、ポリシリコンのトランジスタゲート構造15と金属皮膜構造15の間における相互作用を少くするという第2の作用効果を与えている。上記相互作用は、空間的光変調装置を正常に操作する上での特性から生まれるものである。後者の観点においては、ポリシリコンのトランジスタゲート15にシリコン基板10に対し、ゼロバイアスをかけ(図1、図3および図4)または、負のバイアスをかけ(図2)、電界効果型アドレスタランジスタの動作を切ったままにしておく。しかしながら、金属皮膜には正のバイアスをかけ、ポリシリコンのトランジスタゲート15へ引きつけられるようにしておく。皮膜電圧にバイアスをかけられた、ポリシリコントランジスタゲート15

上で張り出している、接続パッド20は、金属皮膜を電氣的にゲート領域から遮断しており、このことにより、皮膜の個定された偏向の量を減少させ、変形面における偏向のダイナミックレンジを増す。

【0031】フローティング金属電界プレート21の被着は、接続皮膜または、パッド20のデポジションと共になされるので接続皮膜20は自動的にポリシリコントランジスタゲート15上のなめらかな皮膜と、それぞれのエアギャップキャパシターを囲む、皮膜状の接続部20とがセルフアラインされた層となる。故に、接続皮膜20と接合する金属皮膜構造は、エアギャップキャパシターセルの1つの開口を横切る導電性を与えることが要求されるだけである。よって、皮膜金属のシート抵抗をあげる事が可能である為、皮膜構造に含まれるいずれの金属層もより薄くでき、結果として、皮膜偏向反応を改良しより低い電圧での操作を可能とすることができる。前述した方法で、フローティング金属電界プレート21と同時に製造した接続層または接続パッド20はなめらかに、しかも表面は本質的に平坦に形成される。このことにより平坦な皮膜状支持面を維持して変形面における固定的なノイズを減少させることができる。半導体基板は、P型伝導型であってN型ドレイン領域13およびN型ドーピング領域を有するとして説明してきたが、P型ドレイン領域13およびP型ドーピング領域14を有するN型伝導型の基板10も本発明の主旨に含まれるものとする。

【0032】本発明はここに示される特定の好ましい実施例に関し、説明されているが、当業者によってなされる変形修正は、本発明の主旨に含まれるものである。故に特許請求の範囲は、先行技術からみて、合理的に許される限り、広く理解され、上記のように、本発明の主旨のうちにとどまる変形および修正を全て含むと意図するものである。

#### 【図面の簡単な説明】

【図1】本発明に従って構成された隣りあうエアギャップキャパシターセルを示す光変調半導体装置の実施例の断面図。

【図2】図1に示したものと同様な断面図であるが、本発明に従って構成された光変調半導体装置の第2の実施例の断面図。

【図3】本発明に従って構成された光変調装置の第3の実施例の断面図。

【図4】本発明に従って構成された光変調装置の第4の実施例の断面図。

【図5】図aから図cは図1から図4のいずれか1つに示される光変調半導体装置の一構成部分である偏向皮膜構造又は、変調ミラーの選択される形態の構造的断面図。

【図6】より明確に理解する為、皮膜構造を取り除いた図1から図4のいずれか1つの光変調半導体装置の平

面図。

【図7】図6と類似するが、図1の光変調半導体装置のモデル化した例の平面図。

【図8】予かじめ決められた値皮膜偏向を示す場合の論理的円形皮膜モデルを示す断面図。

【図9】図8で示した円形皮膜モデルに関して、与えられた電圧に対する皮膜の偏向を示すグラフである。

【図10】ピーク皮膜偏向の関数として示す第1次回折スポットの回折効率を示すグラフである。

【図11】部分的な断面図であり、遠近画法を用いた拡大構造図であって、図1から図4のいずれか1つの光変調半導体装置の構造部分である皮膜の支持構造およ


びフローティング電界プレートを示している。

【図12】図1から図4のいずれかに示される光変調半導体装置によってそれぞれ規定されるエアギャップキャパシタセルのマトリクス配列を使用する空間的光変調装置のブロック図を示す。


【図13】図12の空間的光変調装置の中に含まれる配列の中のエアギャップキャパシタの1つの電気的な模式図。

【図14】図12と同様の空間的光変調装置のブロック図であるが、ラインアドレス指定空間的光変調装置をさらに詳しく示している。


【図1】




【図2】




【図3】




【図4】




【図6】




【図8】




【図13】




【図5】




【図7】




【図10】




【図9】




【図11】



【図12】



【図14】





**This Page is Inserted by IFW Indexing and Scanning  
Operations and is not part of the Official Record**

**BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ BLACK BORDERS
- ☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
- ☐ FADED TEXT OR DRAWING
- ☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
- ☐ SKEWED/SLANTED IMAGES
- ☒ COLOR OR BLACK AND WHITE PHOTOGRAPHS
- ☐ GRAY SCALE DOCUMENTS
- ☐ LINES OR MARKS ON ORIGINAL DOCUMENT
- ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
- ☐ OTHER: \_\_\_\_\_

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.**